BEST AVAILABLE COPY

(54) SEMICONDUCTOR MEMORY DEVICE

(11) 3-187263 (A) (43) 15.8.1991 (19) JP

(21) Appl. No. 64-326257 (22) 16.12.1989

(71) MITSUBISHI ELECTRIC CORP (72) HAJIME ARAI

(51) Int. Cl⁵. H01L27/115.G11C16/02.G11C16/04.H01L29/788.H01L29/792

PURPOSE: To prevent writing failure and read failure due to leakage current by providing source lines of memory cells so as to run perpendicularly to bit lines and by selecting transmission source lines as well as bit lines and word lines in accordance with selection bits.

CONSTITUTION: Selection of bit lines 51a-54a, word lines 21-24, and source lines 51b-53b in accordance with selection bits allows selection of memory transistors M11-M41, M12-M42, M13-M43, and M14-M44 equivalent to selection bits. At this time memory transistors of nonselection bits reject potential differences in their sources and drains, so that leakage current can be inhibited from flowing through the source drains of memory transistors of nonselection bits. This process can prevent writing failure and read failure due to leakage current.

| | | 1 | 1 | ! | 1 |
|---------|-----------|------------------------------|-------------|-----------------|-----------|
| 21) | | -110 | | | أقتا |
| 516 | 1 | 73.16 | 1811 | איין איי | Marilia |
| | | 115 | 215 | 315 | 415 |
| 32 | | M., | 720 | | Ę20 |
| 21 | ٦ | الربيءو | عنزيا | רליון אַכּ | ול ול |
| 23 | Н | 125 | 225 | 325 | 425 |
| 525 | | ار الماري. ساني | ~2.17x | γ.π πο πο | 14,221,30 |
| | \exists | 135 | 235 | 115 | ÷15 |
| 24) | | 143) 143) 143) 143) | M 1 2 2 2 C | W7 17.0 | |
| 35' i | Ļ | 512 145 L | - 52,245 | -53a 345 L | |

⑩日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A)

平3-187263

filnt, Cl. 1

識別記号

庁内整理番号

匈公開 平成3年(1991)8月15日

H 01 L 27/115 G 11 C 16/02 16/04 H 01 L 29/788 29/792

> 8831-5F H 01 L 27/10 7514-5F 29/78

434

7131-5B G 11 C 17/00 3 0 7 審査請求 未請求 請求項の数 1

307 D D数 1 (全7頁)

❷発明の名称

半導体メモリ装置

②特 项 平1-326257

⑩発 明 者 析 井

025

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

⑩出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 增雄 外2名

明 梅 古

1 売明の名称

半導体メモリ教教

2 特許請求の英原

3 発明の評判な説明

(産業上の利用分野)

この免別は、半部休メモリ装置、特に半部体 ROM (Read Only Memory)に関するものである。

(従来の技術)

節3回は落板上に形成された発来の単導体メモ リ、付えばEPROM (Erasable and Programable RON)のメモリセルアレイの不而凶であり、所4凶 は那3 図のEPRON のメモリセルアレイを回路図の だで示した図である。外3図および用4図におい て、(1) は分代徴化烈、(21)、(22)・・・・は半部体 茂板上に絶段限を介して行をなして形成され、分 応する行に促設されたメモリセルを構成するメモ リトランジスタ(MII) ~(M4I) 、(MI2) ~(M42) 、 (N13) ~ (N43) 、(N14) ~ (N44) のおコントロー ルゲート(116) ~(416) 、(126) ~(426) 、(136) ~(436)、(146)~(446)、・・・・に挨続されたワ ードライン、(3)、(3)・・・・はメモリトランジス タのフローテイングゲート、(4a)、(4a)・・・・は名 メモリトランジスタのドレインに彼鏡するための ドレインコンタクト、(4b)、(4b)・・・・は同じ昇上 にあるメモリトランジスタのソース(11S) ~(14S). 7 (215) ~ (245) 、 (315) ~ (345) 、 (415) ~ (445) をそれぞれ共通に接続するためのソースコンタクト、 (51a) 、 (52a)・・・・ は半確体基板上に絶疑限を介して列状に配設されたアルミ配線ピットラインで、 4 列において上記ドレインコンタクト (4a) を経て4 メモリトランシスタのドレイン (110) ~ (140) 、 (210) ~ (240) 、 (310) ~ (340) 、 (410) ~ (440) にそれぞれ接続されている。 (5b)はメモリセルアレイのワードライン (21)、 (22)・・・・と削りセルアレイのワードライン (21)、 (22)・・・・と削りまる方向に半確体基板上の綺麗に地様限を介して形成されたアルミ配線ソースラインで、上記ソースコンタクト (4b)を経て上記半導体基板上に列をなして形成された独放層を介して4 メモリトランジスタのソース循域に接続されている。

形 3 図の EPRON のメモリセルアレイを回路図の 形で示した形 4 図において、代えばメモリトラン ジスク (MJ2) に 当込みを行なう場合について説明 する。メモリトランジスタ (MJ2) のドレイツ(J2D) か接続されたビットライン (SJa) に地圧 V。。(例 えば 1 M ビットの EPRON の場合、7~9 V) を用

ライン (57a) をそれぞれ扱れる電視値を比較する。そして、ピットライン (57a) を挽れる電視がリファレンスピットラインを抱れる電視よりも小であれば、プログラム状態 (データが再込まれた状態) と特定し、ピットラインを投れる電視と同様のリファレンスピットラインを投れる電視と同程度であれば、プランク状態と利定する。

(発明が解映しようとする課題)

従来のEPRON メモリセルアレイは上記のように 構成されているため、選択ピットのメモリトラン シスタ (MJZ) のソース (JZD) が接続されたピット ライン (5Ja) にドレインが接続された何じ残中の 他のメモリトランジスタ (MJI)、(MJJ)、(MJ4)・・・・ 及び上記選択ピットのメモリトランジスタ (MJZ) のコントロールゲート (JZC) か接続されたワード ライン (ZZ)にコントロールゲートが接続された何 し行中の他のメモリトランシスタ (MIZ)、(MZZ)、 (M4Z)・・・・・には、書込み時には Vor、Vrrが、 読出し時には Vor、Vrcかそれぞれ印加されることになる。

加し、メモリトランジスタ(MJZ) のゲート(JZG) が接続されたワードライン(22)に所定の船しのパ ルス電圧Vpp(IMピットのEPROM の場合、約 12.5V)を印加して、上記メモリトランジスタ (MJ2) に当込みを行なう。この場合、4月中のメ モリトランジスタのソース(11S) ~(14S) 、(21S) ~ (248) . (315) ~ (348) . (418) ~ (448) はソ ースライン(5b)に共通接続されて接地されている。 また、非選択ピットライン(51a)、(52a)、(54a)・・ ・・はオープンまたは接地されており、非選択ワー ドライン(21)、(23)、(24)・・・・は 抜 地 されて いる。 メモリトランジスタ(H32) のゲートにパルス幅 to のパルス電圧が印加されると、餌を閉に示すよう にその肉値位圧といは初期値のとい。 から当込み 時の V thu に上昇し、減メモリトランジスタ(MJ2) は自込まれた状態になる。

説出しを行なう場合は、ビットライン(5Ja) に 約1Vの電圧V。を印加し、ワードライン(22)に 約5Vの電圧V。を印加し、リファレンスピット (常にブランク状態にある) ラインと上記ビット

ところで、近年、メモリセルアレイが後々数額化されるにつれて、各メモリトランジスタのゲート長のほらつきに起因する初期関値電圧Vい。、ソース・ドレイン間耐圧BV。の異態または新御が国然になっており、ドレインに印加される電圧により非選択ビットのメモリトランジスタ(#31)、(#31)、(#31)、(#34)・・・にも、そのソースで次が流れることがある。

11 6 図は非選択ビットのメモリトランジスタを(10) で報話的に示し、その非常の状態を示す図である。例図で、C、はコントロールゲート(12)とフローティングゲート(13)との間の容量、C。はフローティングゲート(13)とチャンネルとの間の容量を表わす。例図からも明らかなように、非選択ビットのメモリトランジスタではコントロルンゲート(12)はワードライン(2) により接地されており(V。=O)、ソース領域(7) もソースライン(56)を軽て接地されている。

$$V_{ra} = \frac{C_1}{C_1 \cdot C_2 \cdot C_3} \quad V_2 + \frac{C_3}{C_1 \cdot C_2 \cdot C_3} \quad V_{pp}$$

$$= \frac{C_3}{C_1 \cdot C_2 \cdot C_3} \quad V_p$$

このため、ソース・ドレイン間の問題が V 。 以上であってもリーク電流が流れる可能性がある。 また、上記容長 C 。 は、メモリアレイセルの統例 化に作って半導体基板上に形成される絶容 開層の厚みが薄くなって、相対的に大きくなり、リーク電流も大きくなる傾向がある。

上記のように、非選択ピットのメモリトランジスタに電視が使れると、再込み時にはドレイン電圧Vooの低下を招き、コ込み選択の低下、州込み環さの低下が生じる。共和の供給他力が大きく、電圧低下が生じない場合でも、例えば、1MピットレベルのEPRON では、同一ピットラインに数百個乃至数千仞のメモリトランジスタが挟続されて

(作 用)

この発明の半導体メモリ教教においては、選択 ビットに対応するビットライン、ワードライン及 びソースラインを選択することにより、上記選択 ビットに相当するメモリトランシスタを選択する。このとき、推選択ビットのメモリトランジス この発明は上記のような従来の半部体メモリの 欠点を紹介することを目的としたもので、非選択 ピットのメモリトランジスタにおける電流リーク を称え、焼出し、母込みを正確に行なうことので きるEPROM、EEPROM (Efectrically Erasable and Programable Read Only Memory)、またはマスク ROM を含んだ半悪体メモリ教教を得ることを目的 とする。

(親随を解決するための手段)

タについては、そのソース・ドレイン間に電位差が生じないので、 林邦選択ピットのメモリトランシスタのソース・ドレイン間にリーク電流が流れるのを抑えることができ、 それによって育込み不良、 共出し不良の発生を防止する。

(寒 片 件)

以下、この発明の半洋体メモリ装置を第1図および第2図を参照して説明する。第1図は蒸板上に形成されたこの発明の半導体メモリ装置のメモリセルアレイの平両図であり、第2図は第1図のメモリセルアレイを回路図の形で示した図である。第1図および第2図において、(1) は分離酸化説、(21)、(22)・・・・は半器体蒸板上に絶縁競を介して行をなして形成され、対応する行に配設されたメモリセルを构成するメモリトランジスタ(R11) ~(R41)、(R12) ~(R42)、(R13) ~(R43)、(N14) ~(R44) の各コントロールゲート(11G) ~(41G)、(12G) ~(42G)、(13G) ~(43G)、(146) ~(44G)、・・・・に接続されたワードライン、(3)、

(1) ・・・・ はメモリトランジスタのフローテイン

グゲート、(fa)、(fa)・・・・はむメモリトランジス タのドレインに接続するためのドレインゴンタク ト、(4b)、(4b)・・・・は同じ行上にあるメモリトラ ンジスタのソース(11S) ~(41S) . (12S) ~(42S). (138) ~(438)、(148) ~(448) を共通に接続す るためのソースコンタクト、(51a) 、(52a)・・・・ は半再体英板上に絶異膜を介して列状に配設され たアルミ化線ビットラインで、4列において上記 ドレインコンタクト(4a)を疑て各メモリトランジ スタのドレイン(11D) ~(14D) 、(ZID) ~(24D)、 (310) ~(348) 、(410) ~(440) に接続されてい る。(51b)、(52b)・・・・仕半導体茲板上に絶縁照 を介して形成され、上記ワードライン(21)、(22) ・・・・と美利に配設された2層アルミ配線ソースラ インを構成する裸体層で、上記ピットライン(51a)、 (52a)・・・・ と直交するように、且つ時核した行に 冗談された各メモリトランジスタの共通ソース 知 成上に戊草されている。これらの液体層(51b)、 (526)・・・・は静抜した一対の行に冗談されたメモ リトランジスタのソース領域に直接または下層配

採より向記ソースコンタクト(4b)、(4b)・・・・を赶 て抜続されている。

第2図のメモリセルアレイの回路図において、 例えばメモリトランジスタ(NJ2) に書込みを行な う場合は、熱メモリトランジスタ(M32) が合まれ る列中の名メモリトランジスタのドレイン(J1D) ~(J4D) ····が扶続されたビットライン(5Ja) に 例えば7~9Vの電圧V。。を印加し、同じく上記 メモリトランジスタ(MJ2) が合まれる行中の名メ モリトランプスタのコントロールゲート(IZG) ~ (42G) ・・・・が挟続されたワードライン(22)に何え ば約12.5Vのパルス電圧 V + + を印加し、さらに上 記メモリトランジスタ(MJ2) が含まれる行および この行に降抜する行中に含まれるメモリトランジ $X \neq (M12) \sim (M42)$, $(M13) \sim (M43)$ O = X(125) ~(425)、(135) ~(435) が按続されたツ ースライン(52b) を挟炬する。その他のピットラ イン、すなわち非遺択ピットライン(51a)、(52a)、 (54a)····及び非選択ソースライン(51b)、(53b) ・・・・については、すべて現近V**を印加するか、

あるいは上記非選択ソースラインをオープン、非選択ピットラインを挟地またはオープンにする。 また、非選択ワードライン(21)、(21)、(24)・・・・は すべて挟地する。

メモリトランジスタ(N32) の競出し昨も同様

に、 はメモリトランジスタ (M32) のドレイン (J2D) が 扶挽されたビットライン (53a)に例えば約 1 V の で EV 。 を E D 加し、コントロールゲート (J2G) が 扶挽されたワードライン (Z2)に例えば約 5 V の で E V ccを E D 加し、ソース (J2S) が 接挽されたソースライン (S2b) を 扶地する。ここで、リファレンス ビット ライン (S1a) を 校れる 電 旋とを 比較し、 従来と E M に ビットライン (S1a) を 校れる 電 で が リファレンスラインを 校れる 電 佐 と なれば、 ブログラム 状態 (データが 70 込まれる 電 旅 が リファレンスラインを 校れる 電 旅 と 阿程底で あれば、ブランク 状態と 料定する。

この製出し昨も非選択ビットライン(51a). (52a)、(54a) および非選択ソースライン(51b)、(53b) についてはすべて電圧Voを印加するか、あるいは上記非選択ソースラインをオーブン、非選択ビットラインを挟地またはオーブンにする。また、非選択ワードライン(21)、(23)・・・・ はすべて

技地する。 従って、この状態では、向途の背込み 時と阿禄の理由により、上記読出しメモリトラン ジスタ(N32) 以外のトランジスタでソース・ドト イン間に電位差が生ずるのは上記読出しメモリト ランジスタ(N32) と何じ列中にあって、ソースが 共通のソースライン(52b) に 株 続 された メモリト ランジスタ(N33) のみであるから、 仮にリーク 微 流が 茂れたとしてもその 異は 様く 後かであり、 読 出しの 誤りが生じる 可能性 は全くない。

この発明を図示の実施側のEPRON について説明したが、この発明を満常のHOR 双マスクRON、HOR 型EEPRONに適用しても、メモリトランジスタの選択時にソースードレイン門に食位差が生する非選択メモリトランジスタの数がが終少するので、選択時のリーク電流を楽しく減少させることが出来るという前途と同様の効果が得られる。


(発明の効果)


以上のように、この発明によればROM のメモリセルのソースラインをピットラインと直交するように設け、選択ピットに対応してピットライン、

(21)~ (24)・・・・ ワードライン、(51a) ~(54a) ・・・・ピットライン、(51b) ~(53b)・・・・ソースライン、(M11) ~(M41) 、(M12) ~(M42) 、(M13) ~(M43) 、(M14) ~(M44)・・・・メモリトランジスタ、(11G) ~(41G) 、(12G) ~(42G) 、(13G) ~(43G) 、(11S) ~(41S) 、(12S) ~(42S) 、(.3S) ~(43S) 、(14S) ~(44S) ・・・・ソース、(11D) ~(41D) 、(12D) ~(42D) 、(13D) ~(42D) 、(14D) ~(44D) ・・・・ドレイン。


代 及 人 虫 身 血 施


4 図面の角単な説明





312 | M11 | M22 | M31 | M32 |





<u>10</u>

This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| | BLACK BORDERS |
|---|-------------------------------------------------------|
| | IMAGE CUT OFF AT TOP, BOTTOM OR SIDES |
| | FADED TEXT OR DRAWING |
| Å | BLURED OR ILLEGIBLE TEXT OR DRAWING |
| | SKEWED/SLANTED IMAGES |
| | COLORED OR BLACK AND WHITE PHOTOGRAPHS |
| | GRAY SCALE DOCUMENTS |
| 0 | LINES OR MARKS ON ORIGINAL DOCUMENT |
| | REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY |
| | OTHER: |

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox